KRONE REW Fallblattanzeige — Ersatzsteuerung

Eigenbau-Steuerung für eine mechanische Fallblattanzeige der KRONE AG aus dem Jahr 1990. Die Original-Elektronik (Anzeigersteuerung und Palettensteuerungen PST mit HMCS44C) wird ersetzt. Mechanik und Anzeigenplatinen bleiben unverändert.

Aufbau

ESP32-C3 (Master, WLAN/REST/MQTT)
  └─ RS-485 half duplex + CHAIN
       ├─ Daughter Card 1 (ATtiny1616) ── Anzeigenmodul 1
       ├─ Daughter Card 2 ────────────── Anzeigenmodul 2
       └─ …                                        bis 10

Jedes Anzeigenmodul erhält eine eigene kleine Steuerplatine, die die Hall-Impulse zählt, den Triac ansteuert und die aktuelle Blattposition kennt. Die Adressvergabe erfolgt automatisch entlang einer CHAIN-Leitung, sodass die Adresse der physischen Position entspricht und ein Kartentausch keine Einstellung erfordert.

Eckdaten

Größe	Wert
Anzeigenmodule	10, Palettenmodulreihe A, Modulgröße 1
Blätter je Modul	40
Zeichensatz	Leerbild, 0–9, A–Z, -, .
Zeit je Blatt	60 ms, volle Umdrehung 2,40 s
Motor	Berger RSM 42/12, 42 V~, 250 U/min
Triac	Teccor L201E3, sensitives Gate
Modul-CPU	ATtiny1616
Bus	RS-485, 115200 Bd, TP8485E
Master	ESP32-C3 Super Mini auf Trägerboard

Verzeichnisse

Pfad	Inhalt
docs/	Spezifikation, Schaltpläne, Backlog, Toolchain, Symbolprüfungen, Prüfpunkte, Messprotokolle
hardware/daughtercard/	KiCad-Projekt der Modulsteuerung (geroutet, Fertigungspaket)
hardware/master/	KiCad-Projekt der Zentralsteuerung (geroutet, Fertigungspaket)
firmware/module/	ATtiny1616, PlatformIO
firmware/master/	ESP32-C3, PlatformIO (inkl. Web-UI, prebuilt/ Flash-Image)
tools/	Setup, Schaltplan-/PCB-Generatoren, Router-Anbindung, Bus-Testwerkzeug
reference/	Nicht versioniert. Ablage für die Original-Herstellerunterlagen.

Stand

Bereich	Stand
Spezifikation, Schaltplan (Netzliste)	vollständig, docs/
Schaltplan .kicad_sch + Footprints + PCB-Netzliste	generiert, ERC 0/0 (Daughter Card + Master)
PCB-Layout .kicad_pcb	geroutet, DRC 0 Fehler; Daughter Card bei JLCPCB bestellt, Master als Planungsstand
Modul-Firmware (ATtiny1616)	fertig, firmware/module/
Master-Firmware (ESP32-C3 Super Mini)	fertig, firmware/master/ — Web-Flasher siehe unten
Bus-Werkzeug	tools/busctl.py
CI	.github/workflows/ci.yml
Offene Messungen O-2, O-5, O-6	parametrisiert, blockieren die Fertigung nicht

Der Projektstand für den Einstieg in eine neue Arbeitssitzung steht in docs/projektstand.md.

Einstieg

bash tools/setup.sh                              # Toolchain, siehe docs/toolchain.md
source .venv/bin/activate

pio test -e native -d firmware/module            # 62 Tests
pio test -e native -d firmware/master            # 40 Tests
python tools/test_busctl.py                      # 13 Tests
python tools/gen_daughtercard_sch.py --erc --pdf --png

Firmware flashen

Master (ESP32-C3 Super Mini). Am einfachsten über den Browser-Flasher: https://tenofnine.github.io/SmartKroneSplitFlap/

Nötig: Chrome oder Edge auf dem Desktop, ein USB-C-Kabel mit Datenadern an die Buchse des Moduls. „Modul verbinden & flashen" drücken — der C3 geht selbst in den Download-Modus, kein BOOT-Taster. Nach dem Flashen öffnet die Karte den Access-Point krone_anzeige für die WLAN-Zugangsdaten. Das fertige Image liegt committet unter firmware/master/prebuilt/; neu bauen mit python tools/build_master_firmware.py oder direkt pio run -e esp32c3 -t upload -d firmware/master.

Die Web-Oberfläche vorab ansehen — dieselbe Seite mit Beispieldaten und simuliertem Bus, ohne Gerät: https://tenofnine.github.io/SmartKroneSplitFlap/demo/ (erzeugt aus firmware/master/src/main.cpp per python tools/build_webui_demo.py).

Spätere Updates laufen über die Web-UI (Einstellungen › Firmware aktualisieren): den signierten Container firmware/master/prebuilt/krone-master-esp32c3.kota hochladen. Das Modul verlangt eine gültige ECDSA-Signatur des Projektschlüssels — Einrichtung siehe docs/firmware-signing.md. Der Zugriff auf Web-UI/REST ist ab Werk auf private Netze beschränkt und lässt sich mit einem Passwort schützen (Einstellungen › Zugriffsschutz).

Daughter Card (ATtiny1616). Über die UPDI-Stiftleiste J6 mit einem USB-Seriell-Adapter (FTDI/CP2102/CH340, auf 5 V) und einem 4,7-kΩ-Widerstand zwischen TXD und RXD:

  USB-Seriell-Adapter                       Daughter Card J6 (1×3)
  ┌───────────────┐
  │           GND ●──────────────────────────────● 1  GND
  │           TXD ●────[ 4,7 kΩ ]───┬────────────● 2  UPDI   (→ ATtiny PA0)
  │           RXD ●─────────────────┘
  │        5V/VCC ●──────────────────────────────● 3  +5V
  └───────────────┘        └─ nur wenn die Karte sonst keine 5 V hat

An UPDI kein Kondensator (Schaltplan 4.4). Dann:

• Browser: https://tenofnine.github.io/SmartKroneSplitFlap/, Tab Daughter Card — Werksflash (Bootloader + App + BOOTEND-Fuse). Am Gerät verifiziert (10.09.2026): Chip-Erase, Geräte-ID-Prüfung, Fuse- und Seitenschreiben sowie die Bootloader→App-Übergabe laufen auf echter Hardware durch.
• Sicher: pio run -e attiny1616 -t upload -d firmware/module (Protokoll serialupdi, Port ggf. per --upload-port).

Das committete Image liegt unter firmware/module/prebuilt/; neu bauen mit python tools/build_module_firmware.py.

Ausblick

Modul-Firmware über den Bus verteilen — die Master-Steuerung flasht die Daughter Cards aus ihrer Web-UI, ohne PC und Adapter.

• Residenter Bootloader (umgesetzt, experimentell). firmware/bootloader/ liegt im per Fuse BOOTEND = 0x0C abgetrennten Boot-Bereich (App ab 0x0C00, env attiny1616_boot). Bei jedem Reset läuft er zuerst, startet die App oder empfängt eine neue über den Bus (ENTER_BOOTLOADER → FW_BEGIN/_DATA/_END). Einzeln adressierbar, ausfallsicher (abgebrochene Updates sind wiederholbar, der Bootloader bleibt intakt). Der Master trägt die signierte Modul-Firmware eingebettet und verteilt sie aus Einstellungen › Modul-Firmware („Alle aktualisieren"). Erstflash von Bootloader + App + Fuse über den Browser-Werksflasher (Tab „Daughter Card") oder UPDI — das Werksflashen selbst und die Bootloader→App-Übergabe sind am Gerät verifiziert (10.09.2026). BOOTEND sperrt den Baustein nicht. Die Verteilung über den Bus (Master erkennt/aktualisiert die Modul-Firmware) ist noch nicht getestet — Design und Bench-Test-Checkliste in docs/module-bootloader.md; bis dahin pio run -e attiny1616 -t upload (ohne Bootloader) als abgesicherter Weg – ab Firmware 1.16 (setzt bei BOOTEND≠0 selbst IVSEL); ältere Plain-Apps auf einer werksgeflashten Karte (BOOTEND=0x0C) legen die Interrupts lahm – Issue #19.
• UPDI-Ader im Flachbandkabel (verworfener Bastelweg). Ader 9 des Busbands ist frei; eine Drahtbrücke je Karte von J6.2 auf J2.9 brächte UPDI auf den Bus, aber allen zehn Karten gemeinsam (kein Einzeladressieren). Der Bootloader-Weg ist die bessere Lösung.

Hinweis zu den Originalunterlagen

Die technische Dokumentation der KRONE AG ist urheberrechtlich geschützt und trägt einen ausdrücklichen Vervielfältigungsvorbehalt. Sie gehört nach reference/ und ist über .gitignore von der Versionierung ausgenommen. In den Dokumenten dieses Repositories wird auf Zeichnungsnummern verwiesen, nicht aus den Unterlagen zitiert.

Alle eigenen Inhalte — Spezifikation, Schaltplan, Firmware, Messprotokolle, Fotos der eigenen Hardware — sind davon nicht betroffen.